Digital System Test and Testable Design (Registro nro. 13887)
[ vista simple ]
000 -CABECERA | |
---|---|
Campo de control de longitud fija | 03196nam a2200253za04500 |
001 - NÚMERO DE CONTROL | |
Campo de control | 17122 |
008 - CAMPO FIJO DE DESCRIPCIÓN FIJA--INFORMACIÓN GENERAL | |
Campo de control de longitud fija | 050703s2011 xxu eng d |
020 ## - ISBN (INTERNATIONAL STANDARD BOOK NUMBER) | |
ISBN | 9781441975485 99781441975485 |
082 ## - NÚMERO DE LA CLASIFICACIÓN DECIMAL DEWEY | |
Número de clasificación Decimal | 621.3815 |
Número de documento (Cutter) | 223 |
100 ## - ENCABEZAMIENTO PRINCIPAL--NOMBRE PERSONAL | |
Nombre de persona | Navabi, Zainalabedin. |
Término relacionador | author. |
9 (RLIN) | 34508 |
245 ## - TÍTULO PROPIAMENTE DICHO | |
Título | Digital System Test and Testable Design |
Medio físico | [electronic resource]: |
Parte restante del título | Using HDL Models and Architectures / |
Mención de responsabilidad, etc. | by Zainalabedin Navabi. |
300 ## - DESCRIPCIÓN FÍSICA | |
Extensión | XVII, 435p. 100 illus. |
Otros detalles físicos | online resource. |
520 ## - RESUMEN, ETC. | |
Nota de sumario, etc. | Digital System Test and Testable Design: Using HDL Models and Architectures by: Zainalabedin Navabi This book is about digital system test and testable design. The concepts of testing and testability are treated together with digital design practices and methodologies. The book uses Verilog models and testbenches for implementing and explaining fault simulation and test generation algorithms. Extensive use of Verilog and Verilog PLI for test applications is what distinguishes this book from other test and testability books. Verilog eliminates ambiguities in test algorithms and BIST and DFT hardware architectures, and it clearly describes the architecture of the testability hardware and its test sessions. Describing many of the on-chip decompression algorithms in Verilog helps to evaluate these algorithms in terms of hardware overhead and timing, and thus feasibility of using them for System-on-Chip designs. Extensive use of testbenches and testbench development techniques is another unique feature of this book. Using PLI in developing testbenches and virtual testers provides a powerful programming tool, interfaced with hardware described in Verilog. This mixed hardware |
-- | software environment facilitates description of complex test programs and test strategies. Combines design and test Describes test methods in Verilog and PLI, which makes the methods more understandable and the gates possible to simulate Simulation of gate models allows fault simulation and test generation, while Verilog testbenches inject faults, evaluate fault coverage and apply new test patterns Describes DFT, compression, decompression, and BIST techniques in Verilog, which makes the hardware of the architectures easier to understand and allows simulation and evaluation of the testability methods Virtual testers (Verilog testbenches) play the role of ATEs for driving scan tests and examining the circuit under test "óVerilog descriptions of scan designs and BIST architectures are available that can be used in actual designs "óPLI test utilities developed in-text are available for download Introductory Video for Verilog basics, software developed in-text, and PLI basics available for download Powerpoint slides available for each chapter |
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA | |
9 (RLIN) | 23197 |
Nombre de materia o nombre geográfico como elemento de entrada | MATHEMATICS |
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA | |
9 (RLIN) | 34509 |
Nombre de materia o nombre geográfico como elemento de entrada | POPULAR SCIENCE |
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA | |
9 (RLIN) | 33692 |
Nombre de materia o nombre geográfico como elemento de entrada | SCIENCE (GENERAL) |
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA | |
9 (RLIN) | 33696 |
Nombre de materia o nombre geográfico como elemento de entrada | MATHEMATICS, GENERAL |
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA | |
9 (RLIN) | 33660 |
Nombre de materia o nombre geográfico como elemento de entrada | CIRCUITS AND SYSTEMS. |
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA | |
9 (RLIN) | 33673 |
Nombre de materia o nombre geográfico como elemento de entrada | SYSTEMS ENGINEERING |
650 ## - ASIENTO SECUNDARIO DE MATERIA--TÉRMINO DE MATERIA | |
9 (RLIN) | 34510 |
Nombre de materia o nombre geográfico como elemento de entrada | PHILOSOPHY |
710 ## - ENCABEZAMIENTO SECUNDARIO--NOMBRE CORPORATIVO | |
Nombre corporativo o de jurisdicción como elemento de entrada | SpringerLink (Online service) |
9 (RLIN) | 111 |
856 ## - ACCESO ELECTRÓNICO | |
Identificador uniforme del recurso URI | <a href="http://springer.escuelaing.metaproxy.org/book/10.1007/978-1-4419-7548-5">http://springer.escuelaing.metaproxy.org/book/10.1007/978-1-4419-7548-5</a> |
Texto del enlace | ir a documento |
Tipo de formato electrónico | URL |
942 ## - ELEMENTOS KOHA | |
Fuente de clasificación o esquema de ordenación en estanterías | |
Koha tipo de item | DOCUMENTOS DIGITALES |
Disponibilidad | Mostrar en OPAC | Fuente de clasificación o esquema | Tipo de Descarte | Restricciones de uso | Estado | Código de colección | Localización permanente | Localización actual | Fecha adquisición | Proveedor | Forma de Adq | Precio normal de compra | Datos del ítem (Volumen, Tomo) | Préstamos totales | Signatura completa | Código de barras | Fecha última consulta | Número de ejemplar | Propiedades de Préstamo KOHA | Programa Académico |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Préstamo Normal | Digital | Biblioteca Jorge Álvarez Lleras | Biblioteca Jorge Álvarez Lleras | 2014-03-05 | Springer-444444025-OS1549 | Compra | 13770.00 | Ej. 1 | 621.3815 223 | D000316 | 2014-10-14 | 1 | DOCUMENTOS DIGITALES | Biblioteca |