VLSI 2010 Annual Symposium [electronic resource]: Selected papers / edited by Nikolaos Voros, Amar Mukherjee, Nicolas Sklavos, Konstantinos Masselos, Michael Huebner.

Por: Voros, Nikolaos [editor.]Colaborador(es): Mukherjee, Amar | [editor.] | Sklavos, Nicolas | [editor.] | Masselos, Konstantinos | [editor.] | Huebner, Michael | [editor.] | SpringerLink (Online service)Tipo de material: TextoTextoSeries Lecture Notes in Electrical Engineering; -105Editor: Netherlands: Descripción: X, 346p. 170 illus. online resourceISBN: 9789400714885 99789400714885Tema(s): Engineering | ELECTRONICS AND MICROELECTRONICS, INDTRUMENTATION | COMPUTATION BIOLOGY, BIOINFORMATICS | PERFORMANCE AND RELIABILITY | REGISTER, TRANSFER, LEVEL IMPLEMENTATION | CIRCUITS AND SYSTEMS | ELECTRONICS | COMPUTER NETWORK ARCHITECTURES | COMPUTER SYSTEMS ORGANIZATION AND COMMUNICATION NETWORKS | INGENIERÍA | INGENIERÍA DE SISTEMAS | SISTEMAS OPERATIVOS -- COMPUTADORES | BIOINFORMATICS | COMPUTER SCIENCEClasificación CDD: 621.3815 Recursos en línea: ir a documento
Contenidos:
1. Intelligent NOC Hotspot Prediction.- 2. Accurate Asynchronous Network-on-Chip Simulation Based on a Delay-Aware Model.- 3. Trust Management Through Hardware Means: Design Concerns and Optimizations.- 4. MULTICUBE: Multi-Objective Design Space Exploration of Multi-Core Architectures.- 5. 2PARMA: Parallel Paradigms and Run-time Management Techniques for Many-Core Architectures.- 6. Adaptive Task Migration Policies for Thermal Control in MPSoCs.- 7. A High Level Synthesis Exploration Framework with Iterative Design Space Partitioning.- 8. A Scalable Bandwidth Aware Architecture for Connected Component Labelling.- 9. The SATURN Approach to SysML-based HW/SW Codesign.- 10. Mapping Embedded Applications on MPSoC - The MNEMEE approach.- 11. The MOSART Mapping Optimisation for Scalable Multi-core ARchiTecture.- 12. XMSIM: EXtensible Memory SIMulator for Early Memory Hierarchy Evaluation.- 13. Self-Freeze Linear Decompressors: Test Pattern Generators for Low Power Scan Testing.- 14. SUT-RNS Forward and Reverse Converters.- 15. Off-Chip SDRAM Access Through Spidergon STNoC.- 16. Digital Microfluidic Biochips: A Vision for Functional Diversity and More than Moore.- 17. FPGA Startup through Sequential Partial and Dynamic Reconfiguration.- 18. Two Dimensional Dynamic Multigrained Reconfigurable Hardware.- 19. System Level Design for Embedded Reconfigurable Systems using MORPHEUS Platform.- 20. New Dimensions in Design Space and Runtime Adaptivity for Multiprocessor Systems through Dynamic and Partial Reconfiguration: The RAMPSoC Approach.or Systems through Dynamic and Partial Reconfiguration: The RAMPSoC Approach.
Resumen: Este libro tiene la intención de servir de base para la presentación de jóvenes y experimentados cientÍficos de los últimos avances en tecnologÍa VLSI y áreas relacionadas , y cómo pueden ser utilizados con eficacia para el diseño de los sistemas modernos.Todas las contribuciones al libro han sido escritos con cuidado, centrándose en el aspecto pedagógico con el fin de convertirse en un material didáctico pertinente. Por lo tanto , este libro aborda, en particular los estudiantes , programadores ingenieros de postgrado o cualquier persona interesada en aprender acerca de la tecnologÍa de estado - of-the -art en :Arquitectura - Nivel Design SolutionsDiseño de Sistemas EmbebidosDispositivos Emergentes y nanocomputaciónReconfigurable SistemasEl libro intenta abarcar tanto la teorÍa y la tecnologÍa, y los aspectos de diseño , tanto teóricas como prácticas. Los autores presentan los últimos resultados de investigación , ideas , desarrollos y aplicaciones en las áreas antes mencionadas que inciden directamente y se convierten en la influencia de los circuitos VLSI , sistemas y métodos de diseño a nivel de sistema y diseño de sistemas en chip .El libro incluye veinte capÍtulos , divididos en cuatro partes . Parte I, presenta arquitectura - Nivel Design Solutions y especialmente las tecnologÍas de red en el chip , ingenierÍa de hardware criptográfico , arquitecturas de múltiples núcleos y arquitecturas más allá de CMOS , Parte II , titulado Diseño de Sistemas Embebidos , presenta nuevos enfoques para el diseño de la próxima generación de sistemas embebidos centrándose en las tecnologÍas MPSoC y multi -core ; Parte III está dedicado a los dispositivos emergentes y nanocomputación y presenta técnicas para el diseño eficiente y simulación de sistemas de memoria y convertidores con técnicas de prueba de baja potencia , mientras que también proporciona la última tecnologÍa de biochips de microfluidos digitales y, por último , la Parte IV presenta tecnologÍas de última generación para sistemas reconfigurables basadas en la tecnologÍa FPGA y hardware reconfigurable multi- grano
Etiquetas de esta biblioteca: No hay etiquetas de esta biblioteca para este título. Ingresar para agregar etiquetas.
    Valoración media: 0.0 (0 votos)
Tipo de ítem Ubicación actual Colección Signatura Info Vol Copia número Estado Fecha de vencimiento Código de barras Reserva de ítems
DOCUMENTOS DIGITALES DOCUMENTOS DIGITALES Biblioteca Jorge Álvarez Lleras
Digital 621.3815 223 (Navegar estantería) Ej. 1 1 Disponible D000113
Total de reservas: 0

1. Intelligent NOC Hotspot Prediction.- 2. Accurate Asynchronous Network-on-Chip Simulation Based on a Delay-Aware Model.- 3. Trust Management Through Hardware Means: Design Concerns and Optimizations.- 4. MULTICUBE: Multi-Objective Design Space Exploration of Multi-Core Architectures.- 5. 2PARMA: Parallel Paradigms and Run-time Management Techniques for Many-Core Architectures.- 6. Adaptive Task Migration Policies for Thermal Control in MPSoCs.- 7. A High Level Synthesis Exploration Framework with Iterative Design Space Partitioning.- 8. A Scalable Bandwidth Aware Architecture for Connected Component Labelling.- 9. The SATURN Approach to SysML-based HW/SW Codesign.- 10. Mapping Embedded Applications on MPSoC - The MNEMEE approach.- 11. The MOSART Mapping Optimisation for Scalable Multi-core ARchiTecture.- 12. XMSIM: EXtensible Memory SIMulator for Early Memory Hierarchy Evaluation.- 13. Self-Freeze Linear Decompressors: Test Pattern Generators for Low Power Scan Testing.- 14. SUT-RNS Forward and Reverse Converters.- 15. Off-Chip SDRAM Access Through Spidergon STNoC.- 16. Digital Microfluidic Biochips: A Vision for Functional Diversity and More than Moore.- 17. FPGA Startup through Sequential Partial and Dynamic Reconfiguration.- 18. Two Dimensional Dynamic Multigrained Reconfigurable Hardware.- 19. System Level Design for Embedded Reconfigurable Systems using MORPHEUS Platform.- 20. New Dimensions in Design Space and Runtime Adaptivity for Multiprocessor Systems through Dynamic and Partial Reconfiguration: The RAMPSoC Approach.or Systems through Dynamic and Partial Reconfiguration: The RAMPSoC Approach.

Este libro tiene la intención de servir de base para la presentación de jóvenes y experimentados cientÍficos de los últimos avances en tecnologÍa VLSI y áreas relacionadas , y cómo pueden ser utilizados con eficacia para el diseño de los sistemas modernos.Todas las contribuciones al libro han sido escritos con cuidado, centrándose en el aspecto pedagógico con el fin de convertirse en un material didáctico pertinente. Por lo tanto , este libro aborda, en particular los estudiantes , programadores ingenieros de postgrado o cualquier persona interesada en aprender acerca de la tecnologÍa de estado - of-the -art en :Arquitectura - Nivel Design SolutionsDiseño de Sistemas EmbebidosDispositivos Emergentes y nanocomputaciónReconfigurable SistemasEl libro intenta abarcar tanto la teorÍa y la tecnologÍa, y los aspectos de diseño , tanto teóricas como prácticas. Los autores presentan los últimos resultados de investigación , ideas , desarrollos y aplicaciones en las áreas antes mencionadas que inciden directamente y se convierten en la influencia de los circuitos VLSI , sistemas y métodos de diseño a nivel de sistema y diseño de sistemas en chip .El libro incluye veinte capÍtulos , divididos en cuatro partes . Parte I, presenta arquitectura - Nivel Design Solutions y especialmente las tecnologÍas de red en el chip , ingenierÍa de hardware criptográfico , arquitecturas de múltiples núcleos y arquitecturas más allá de CMOS , Parte II , titulado Diseño de Sistemas Embebidos , presenta nuevos enfoques para el diseño de la próxima generación de sistemas embebidos centrándose en las tecnologÍas MPSoC y multi -core ; Parte III está dedicado a los dispositivos emergentes y nanocomputación y presenta técnicas para el diseño eficiente y simulación de sistemas de memoria y convertidores con técnicas de prueba de baja potencia , mientras que también proporciona la última tecnologÍa de biochips de microfluidos digitales y, por último , la Parte IV presenta tecnologÍas de última generación para sistemas reconfigurables basadas en la tecnologÍa FPGA y hardware reconfigurable multi- grano

No hay comentarios en este titulo.

para colocar un comentario.