Generic Requirements for Surface Mount Design and Land Pattern Standard / a standard developend by IPC

Por: IPC Association Connecting Electronic IndustriesTipo de material: TextoTextoEditor: Illinois (USA) : IPC, 2010Descripción: 110 p. : il. ; 28 cm. + 1 CD-ROM (2 mm.)Tema(s): CIRCUITOS -- NORMAS | TARJETAS DE CIRCUITOS -- NORMASClasificación CDD: 621.3815
Contenidos:
1 SCOPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.1 Purpose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.2 Documentation Hierarchy . . . . . . . . . . . . . . . . . . . . . . 1 1.2.1 Component and Land Pattern Family Structure . . . . . . 2 1.3 Performance Classification . . . . . . . . . . . . . . . . . . . . . . 2 1.3.1 Producibility Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.4 Land Pattern Determination . . . . . . . . . . . . . . . . . . . . . 2 1.5 Terms and Definitions . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.6 Revision Level Changes . . . . . . . . . . . . . . . . . . . . . . . . 6 2 APPLICABLE DOCUMENTS . . . . . . . . . . . . . . . . . . . . 7 2.1 IPC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.2 Electronic Industries Association . . . . . . . . . . . . . . . . 7 2.3 Joint Industry Standards (IPC) . . . . . . . . . . . . . . . . . . . 7 2.4 International Electrotechnical Commission . . . . . . . . . 7 2.5 Joint Electron Device Engineering Council (JEDEC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 3 DESIGN REQUIREMENTS . . . . . . . . . . . . . . . . . . . . . .7 3.1 Dimensioning Systems . . . . . . . . . . . . . . . . . . . . . . . . . 7 3.1.1 Component Tolerancing . . . . . . . . . . . . . . . . . . . . . . . . 8 3.1.2 Land Tolerancing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 3.1.3 Fabrication Allowances . . . . . . . . . . . . . . . . . . . . . . . 12 3.1.4 Assembly Tolerancing . . . . . . . . . . . . . . . . . . . . . . . . 12 3.1.5 Dimension and Tolerance Analysis . . . . . . . . . . . . . . 12 3.2 Design Producibility . . . . . . . . . . . . . . . . . . . . . . . . . . 29 3.2.1 SMT Land Pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 3.2.2 Standard Component Selection . . . . . . . . . . . . . . . . . 29 3.2.3 Circuit Substrate Development . . . . . . . . . . . . . . . . . 29 3.2.4 Assembly Considerations . . . . . . . . . . . . . . . . . . . . . . 29 3.2.5 Provision for Automated Test . . . . . . . . . . . . . . . . . . . 29 3.2.6 Documentation for SMT . . . . . . . . . . . . . . . . . . . . . . 29 3.3 Environmental Constraints . . . . . . . . . . . . . . . . . . . . 30 3.3.1 Moisture Sensitive Components . . . . . . . . . . . . . . . . . 30 3.3.2 End-Use Environment Considerations . . . . . . . . . . . . 30 3.4 Design Rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31 3.4.1 Component Spacing . . . . . . . . . . . . . . . . . . . . . . . . . 31 3.4.2 Single-and Double-Sided Printed Board Assembly . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 3.4.3 Component Stand-off Height for Cleaning . . . . . . . . 32 3.4.4 Fiducial Marks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 3.4.5 Conductors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35 3.4.6 Via Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.4.7 Standard Printed Board Fabrication Allowances . . . . 37 3.4.8 Panelization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.5 Outer Layer Surface Finishes . . . . . . . . . . . . . . . . . . 41 3.5.1 Solder Mask Finishes . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.5.2 Solder Mask Clearances . . . . . . . . . . . . . . . . . . . . . . . 41 3.5.3 Land Pattern Surface Finishes . . . . . . . . . . . . . . . . . . 41 4 COMPONENT QUALITY VALIDATION . . . . . . . . . . . 42 4.1 Validation Techniques . . . . . . . . . . . . . . . . . . . . . . . . 42 5 TESTABILITY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 5.1 Printed Board and Assembly Test . . . . . . . . . . . . . . . .43 5.1.1 Bare Printed Board Test . . . . . . . . . . . . . . . . . . . . . . . 43 5.1.2 Assembled Printed Board Test . . . . . . . . . . . . . . . . . . 43 5.2 Nodal Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 5.2.1 Test Philosophy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 5.2.2 Test Strategy for Bare Printed Boards . . . . . . . . . . . . 44 5.3 Full Nodal Access for Assembled Printed Board . . . . 44 5.3.1 In-Circuit Test Accommodation . . . . . . . . . . . . . . . . . 44 5.3.2 Multi-Probe Testing . . . . . . . . . . . . . . . . . . . . . . . . . . 45 5.4 Limited Nodal Access . . . . . . . . . . . . . . . . . . . . . . . . 45 5.5 No Nodal Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 5.6 Clam-Shell Fixtures Impact . . . . . . . . . . . . . . . . . . . . 45 5.7 Printed Board Test Characteristics . . . . . . . . . . . . . . 45 5.7.1 Test Land Pattern Spacing . . . . . . . . . . . . . . . . . . . . . 45 5.7.2 Test Land Size and Shape . . . . . . . . . . . . . . . . . . . . . . 45 5.7.3 Design for Test Parameters . . . . . . . . . . . . . . . . . . . . . 46 6 PRINTED BOARD STRUCTURE TYPES . . . . . . . . . 46 6.1 General Considerations . . . . . . . . . . . . . . . . . . . . . . . 48 6.1.1 Categories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 6.1.2 Thermal Expansion Mismatch . . . . . . . . . . . . . . . . . . 49 6.2 Organic-Base Material . . . . . . . . . . . . . . . . . . . . . . . . 49 6.3 Nonorganic Base Materials . . . . . . . . . . . . . . . . . . . . 49 6.4 Alternative Printed Board Structures . . . . . . . . . . . . 49 6.4.1 Supporting-Plane Printed Board Structures . . . . . . . . 49 6.4.2 High-Density Printed Board Technology . . . . . . . . . . 49 6.4.3 Constraining Core Structures . . . . . . . . . . . . . . . . . . . 49 6.4.4 Porcelainized Metal (Metal Core) Structures . . . . . . 49 7 ASSEMBLY CONSIDERATIONS FOR SURFACE MOUNT TECHNOLOGY (SMT) . . . . . . . . . . . . . . . . . 49 7.1 SMT Assembly Process Sequence . . . . . . . . . . . . . . . 49 7.2 Substrate Preparation . . . . . . . . . . . . . . . . . . . . . . . . . 50 7.2.1 Adhesive Application . . . . . . . . . . . . . . . . . . . . . . . . . 50 7.2.2 Conductive Adhesive . . . . . . . . . . . . . . . . . . . . . . . . . 50 7.2.3 Solder Paste Application . . . . . . . . . . . . . . . . . . . . . . 50 7.2.4 Solder Preforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 7.3 Component Placement . . . . . . . . . . . . . . . . . . . . . . . . 51 7.3.1 Component Data Transfer . . . . . . . . . . . . . . . . . . . . . 51 7.4 Soldering Processes . . . . . . . . . . . . . . . . . . . . . . . . . . 51 7.4.1 Wave Soldering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 7.4.2 Vapor Phase (VP) Soldering . . . . . . . . . . . . . . . . . . . . 52 7.4.3 IR Reflow Soldering . . . . . . . . . . . . . . . . . . . . . . . . . . 52 7.4.4 Hot Air/Gas Convection . . . . . . . . . . . . . . . . . . . . . . . 52 7.4.5 Laser Reflow Soldering . . . . . . . . . . . . . . . . . . . . . . . 53 7.4.6 Conduction Reflow Soldering . . . . . . . . . . . . . . . . . . 53 7.5 Cleaning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 7.6 Repair/Rework . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 7.6.1 Heatsink . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 7.6.2 Dependence on Printed Board Material . . . . . . . . . . . 53 7.6.3 Dependence on Copper Land and Conductor Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 8 IPC-7352 DISCRETE COMPONENTS . . . . . . . . . . . . 54 8.1 Chip Resistors (RESC) . . . . . . . . . . . . . . . . . . . . . . . . 54 8.1.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 8.1.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 8.1.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 55 8.1.4 Resistance to Soldering Process . . . . . . . . . . . . . . . . . 55 8.2 Chip Capacitors (CAPC) . . . . . . . . . . . . . . . . . . . . . . 55 8.2.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 8.2.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 8.2.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 55 8.2.4 Resistance to Soldering Process Temperatures . . . . . 56 8.3 Inductors (INDC, INDM, INDP) . . . . . . . . . . . . . . . . 56 8.3.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 8.3.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 8.3.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 56 8.3.4 Resistance to Soldering Process Temperatures . . . . . 56 8.4 Molded Body (CAPMP, CAPM, DIOM, FUSM, INDM, INDP, LEDM, RESM) . . . . . . . . . . . . . . . . . . 57 8.4.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 8.4.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 8.4.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 57 8.4.4 Resistance to Soldering Process Temperatures . . . . . 57 8.5 Metal Electrode Face (DIOMELF, RESMELF) . . . . . 57 8.5.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 8.5.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 8.5.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 57 8.5.4 Resistance to Soldering Process Temperatures . . . . . 57 8.6 SOT23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.6.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.6.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.6.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 58 8.6.4 Resistance to Soldering Process Temperatures . . . . . 58 8.7 SOT89 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.7.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.7.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.7.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 58 8.7.4 Resistance to Soldering Process Temperatures . . . . . 58 8.8 SOD123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.8.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.8.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 8.8.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 58 8.8.4 Resistance to Soldering Process Temperatures . . . . . 59 8.9 SOT143 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 8.9.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 8.9.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 8.9.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 59 8.9.4 Resistance to Soldering Process Temperatures . . . . . 59 8.10 SOT223 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 8.10.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 8.10.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 8.10.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 59 8.10.4 Resistance to Soldering Process Temperatures . . . . . 59 8.11 DPAK (TO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60 8.11.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 8.11.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 8.11.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 60 8.11.4 Resistance to Soldering Process Temperatures . . . . . 60 8.12 Electrolytic Aluminum Capacitor (CAPAE) . . . . . . . 60 8.12.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . 60 8.12.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60 8.12.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 60 8.12.4 Resistance to Soldering Process Temperatures . . . . . 60 8.13 Small Outline Diode, Flat Lead (SODFL)/Small Outline Transistor, Flat Lead (SOTFL) . . . . . . . . . . . 61 8.13.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 8.13.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 8.13.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 61 8.13.4 Resistance to Soldering Process Temperatures . . . . . 61 9 IPC-7353 GULLWING LEADED COMPONENTS, TWO SIDES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 9.1 SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 9.1.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 9.1.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 9.1.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 62 9.1.4 Resistance to Soldering Process Temperatures . . . . . 62 9.2 SOP8/SOP64 (SOP) . . . . . . . . . . . . . . . . . . . . . . . . . . 63 9.2.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 9.2.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 9.2.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 63 9.2.4 Resistance to Soldering Process Temperatures . . . . . 64 9.3 SOP127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 9.3.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 9.3.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 64 9.3.3 Resistance to Soldering Process Temperatures . . . . . 64 9.4 CFP127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 9.4.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 9.4.2 Carrier Packages Format . . . . . . . . . . . . . . . . . . . . . . 64 9.4.3 Resistance to Soldering Process Temperatures . . . . . 64 10 IPC-7354 J-LEADED COMPONENTS, TWO SIDES . 65 10.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 10.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 10.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 65 10.4 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 66 11 IPC-7355 GULL-WING LEADED COMPONENTS, FOUR SIDES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 11.1 BQFP or PQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 11.1.1 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 68 11.2 QFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 11.2.1 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 68 11.3 CQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 11.3.1 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 69 12 IPC-7356 J LEADED COMPONENTS, FOUR SIDES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 12.1 PLCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 12.1.1 Premolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71 12.1.2 Postmolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71 12.2 PLCCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 12.2.1 Premolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71 12.2.2 Postmolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71 13 IPC-7357 POST (DIP) LEADS, TWO SIDES . . . . . 72 13.1 Termination Materials . . . . . . . . . . . . . . . . . . . . . . . . 72 13.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 13.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 72 13.4 Resistance to Soldering Process Temperatures . . . . . 72 14 IPC-7358 AREA ARRAY COMPONENTS (BGA, FBGA, CGA, LGA, Chip Array) . . . . . . . . . . . . . . . . . 73 14.1 Area Array Configurations . . . . . . . . . . . . . . . . . . . . . 73 14.1.1 BGA Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 14.1.2 Fine Pitch BGA Package (FBGA) . . . . . . . . . . . . . . . 75 14.1.3 Ceramic/Plastic Column Grid Arrays (CGA) . . . . . . . 76 14.1.4 Plastic Land Grid Arrays (LGA) . . . . . . . . . . . . . . . . 76 14.2 General Configuration Issues . . . . . . . . . . . . . . . . . . . 76 14.2.1 Device Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 14.2.2 Contact Matrix Options . . . . . . . . . . . . . . . . . . . . . . . 76 14.2.3 Selective Depopulation . . . . . . . . . . . . . . . . . . . . . . . .77 14.2.4 Attachment Site Planning . . . . . . . . . . . . . . . . . . . . . . 77 14.2.5 Defining Contact Assignment . . . . . . . . . . . . . . . . . . . 78 14.3 Handling and Shipping . . . . . . . . . . . . . . . . . . . . . . . . 78 14.4 Land Pattern Analysis . . . . . . . . . . . . . . . . . . . . . . . . . 78 14.4.1 Land Approximation . . . . . . . . . . . . . . . . . . . . . . . . . .79 14.4.3 Land Pattern Calculator . . . . . . . . . . . . . . . . . . . . . . . 80 14.5 Chip Array Component Lead Packages . . . . . . . . . . . 80 14.5.1 Concave Chip Array Packages (RESCAV, CAPCAV, INDCAV, OSCSC, OSCCCC) . . . . . . . . . 80 14.5.2 Convex Chip Array Packages (RESCAXE, RESCAXS) . . . . . . . . . . . . . . . . . . . . . . 80 14.5.3 Flat Chip Array Packages (RESCAF, CAPCAF, INDCAF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 15 IPC-7359 NO-LEAD COMPONENTS (QFN, PQFN, SON, PSON, DFN, LCC) . . . . . . . . . . . . . . . . 81 15.1 LCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 15.1.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 15.1.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 82 15.1.3 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 82 15.2 Quad Flat No-Lead (QFN) . . . . . . . . . . . . . . . . . . . . . 83 15.2.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 15.2.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 84 15.2.3 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 84 15.2.4 Solder Mask Considerations . . . . . . . . . . . . . . . . . . . . 84 15.3 Small Outline No-Lead (SON) . . . . . . . . . . . . . . . . . . 85 15.3.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 15.3.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 85 15.3.3 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 85 15.3.4 Solder Mask Considerations . . . . . . . . . . . . . . . . . . . . 85 15.4 Small Outline and Quad Flat No-Lead with Pullback Leads (PQFN, PSON) . . . . . . . . . . . . . . . . . 85 15.5 Dual Flat No-Lead (DFN) . . . . . . . . . . . . . . . . . . . . . 85 15.5.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 15.5.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 15.5.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 85 15.5.4 Resistance to Soldering Process Temperatures . . . . . 86 16 ZERO COMPONENT ORIENTATIONS . . . . . . . . . . . 86
Resumen: IPC-7351B incluye tanto el estándar y un patrón de tierra calculadora IPC-7351B en CD-ROM para el acceso a los componentes y el patrón de la tierra calculadora data.The dimensional incluye algoritmos matemáticos del documento para que los usuarios pueden crear un patrón de tierra para una superficie correspondiente montar parte de forma rápida y accurately.The herramienta también permite la modificación de los atributos dimensionales de los patrones de tierras IPC aprobados. Este documento cubre populares patrón de diseño de la tierra para todos los tipos de componentes pasivos y activos, incluyendo resistencias, condensadores, MELFs, SOP, BGA, QFP, QFNs e hijos. La norma proporciona impreso diseñadores de mesa con una convención patrón tierra nombrar inteligente, rotaciones componentes cero para sistemas CAD y tres geometrías patrón tierra separadas para cada componente que permite al usuario seleccionar un patrón de la tierra basada en la densidad de componente deseado. Revisión B ahora incluye orientación diseño del patrón de la tierra y las reglas para familias de componentes, tales como paquetes de matriz resistencia, condensadores electrolíticos de aluminio, la columna y matrices de rejilla de la tierra, dispositivos planos de plomo (SODFL y SOTFL) y planas dispositivos duales sin plomo (DFN). La revisión también analiza el uso de pestañas térmicas y ofrece una nueva convención de nombres padstack que se refiere a la forma y dimensiones de las tierras en las diferentes capas de placas de circuito impreso.
Etiquetas de esta biblioteca: No hay etiquetas de esta biblioteca para este título. Ingresar para agregar etiquetas.
    Valoración media: 0.0 (0 votos)
Tipo de ítem Ubicación actual Colección Signatura Info Vol Copia número Estado Fecha de vencimiento Código de barras Reserva de ítems
LIBRO - MATERIAL GENERAL LIBRO - MATERIAL GENERAL Biblioteca Jorge Álvarez Lleras
Fondo general
Colección / Fondo / Acervo / Resguardo 621.3815 IPC-7351B 2010 (Navegar estantería) Ej. 1 1 Disponible 023697
CD-ROM /DVD-ROM / BLUERAY-ROM CD-ROM /DVD-ROM / BLUERAY-ROM Bodega
Fondo general
Colección / Fondo / Acervo / Resguardo 621.3815 IPC-7351B 2010 (Navegar estantería) Ej. 1 1 Disponible 023697DC
Total de reservas: 0
Navegando Biblioteca Jorge Álvarez Lleras Estantes, Ubicación: Fondo general, Código de colección: Colección / Fondo / Acervo / Resguardo Cerrar el navegador de estanterías
621.381044 M433e Electrónica de potencia : 621.3815 F569f 9a.ed Fundamentos de sistemas digitales / 621.3815 IPC-2252 Design Guide for RF/Microwave Circuit Boards / 621.3815 IPC-7351B 2010 Generic Requirements for Surface Mount Design and Land Pattern Standard / 621.3815 IPC-T-50K Terms and Definitions for Interconnecting and Packaging Electronic Circuits / 621.38150112 IPC-D-310C Guidelines for Phototool Generation and Measurement Techniques / 621.38152 B695e 10a ed. Electrónica :

1 SCOPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 Purpose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Documentation Hierarchy . . . . . . . . . . . . . . . . . . . . . . 1
1.2.1 Component and Land Pattern Family Structure . . . . . . 2
1.3 Performance Classification . . . . . . . . . . . . . . . . . . . . . . 2
1.3.1 Producibility Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.4 Land Pattern Determination . . . . . . . . . . . . . . . . . . . . . 2
1.5 Terms and Definitions . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.6 Revision Level Changes . . . . . . . . . . . . . . . . . . . . . . . . 6
2 APPLICABLE DOCUMENTS . . . . . . . . . . . . . . . . . . . . 7
2.1 IPC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.2 Electronic Industries Association . . . . . . . . . . . . . . . . 7
2.3 Joint Industry Standards (IPC) . . . . . . . . . . . . . . . . . . . 7
2.4 International Electrotechnical Commission . . . . . . . . . 7
2.5 Joint Electron Device Engineering Council
(JEDEC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3 DESIGN REQUIREMENTS . . . . . . . . . . . . . . . . . . . . . .7
3.1 Dimensioning Systems . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.1.1 Component Tolerancing . . . . . . . . . . . . . . . . . . . . . . . . 8
3.1.2 Land Tolerancing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
3.1.3 Fabrication Allowances . . . . . . . . . . . . . . . . . . . . . . . 12
3.1.4 Assembly Tolerancing . . . . . . . . . . . . . . . . . . . . . . . . 12
3.1.5 Dimension and Tolerance Analysis . . . . . . . . . . . . . . 12
3.2 Design Producibility . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.1 SMT Land Pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.2 Standard Component Selection . . . . . . . . . . . . . . . . . 29
3.2.3 Circuit Substrate Development . . . . . . . . . . . . . . . . . 29
3.2.4 Assembly Considerations . . . . . . . . . . . . . . . . . . . . . . 29
3.2.5 Provision for Automated Test . . . . . . . . . . . . . . . . . . . 29
3.2.6 Documentation for SMT . . . . . . . . . . . . . . . . . . . . . . 29
3.3 Environmental Constraints . . . . . . . . . . . . . . . . . . . . 30
3.3.1 Moisture Sensitive Components . . . . . . . . . . . . . . . . . 30
3.3.2 End-Use Environment Considerations . . . . . . . . . . . . 30
3.4 Design Rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
3.4.1 Component Spacing . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.4.2 Single-and Double-Sided Printed Board
Assembly . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.4.3 Component Stand-off Height for Cleaning . . . . . . . . 32
3.4.4 Fiducial Marks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.4.5 Conductors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
3.4.6 Via Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.4.7 Standard Printed Board Fabrication Allowances . . . . 37
3.4.8 Panelization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.5 Outer Layer Surface Finishes . . . . . . . . . . . . . . . . . . 41
3.5.1 Solder Mask Finishes . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.5.2 Solder Mask Clearances . . . . . . . . . . . . . . . . . . . . . . . 41
3.5.3 Land Pattern Surface Finishes . . . . . . . . . . . . . . . . . . 41
4 COMPONENT QUALITY VALIDATION . . . . . . . . . . . 42
4.1 Validation Techniques . . . . . . . . . . . . . . . . . . . . . . . . 42
5 TESTABILITY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
5.1 Printed Board and Assembly Test . . . . . . . . . . . . . . . .43
5.1.1 Bare Printed Board Test . . . . . . . . . . . . . . . . . . . . . . . 43
5.1.2 Assembled Printed Board Test . . . . . . . . . . . . . . . . . . 43
5.2 Nodal Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
5.2.1 Test Philosophy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.2.2 Test Strategy for Bare Printed Boards . . . . . . . . . . . . 44
5.3 Full Nodal Access for Assembled Printed Board . . . . 44
5.3.1 In-Circuit Test Accommodation . . . . . . . . . . . . . . . . . 44
5.3.2 Multi-Probe Testing . . . . . . . . . . . . . . . . . . . . . . . . . . 45
5.4 Limited Nodal Access . . . . . . . . . . . . . . . . . . . . . . . . 45
5.5 No Nodal Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
5.6 Clam-Shell Fixtures Impact . . . . . . . . . . . . . . . . . . . . 45
5.7 Printed Board Test Characteristics . . . . . . . . . . . . . . 45
5.7.1 Test Land Pattern Spacing . . . . . . . . . . . . . . . . . . . . . 45
5.7.2 Test Land Size and Shape . . . . . . . . . . . . . . . . . . . . . . 45
5.7.3 Design for Test Parameters . . . . . . . . . . . . . . . . . . . . . 46
6 PRINTED BOARD STRUCTURE TYPES . . . . . . . . . 46
6.1 General Considerations . . . . . . . . . . . . . . . . . . . . . . . 48
6.1.1 Categories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
6.1.2 Thermal Expansion Mismatch . . . . . . . . . . . . . . . . . . 49
6.2 Organic-Base Material . . . . . . . . . . . . . . . . . . . . . . . . 49
6.3 Nonorganic Base Materials . . . . . . . . . . . . . . . . . . . . 49
6.4 Alternative Printed Board Structures . . . . . . . . . . . . 49
6.4.1 Supporting-Plane Printed Board Structures . . . . . . . . 49
6.4.2 High-Density Printed Board Technology . . . . . . . . . . 49
6.4.3 Constraining Core Structures . . . . . . . . . . . . . . . . . . . 49
6.4.4 Porcelainized Metal (Metal Core) Structures . . . . . . 49
7 ASSEMBLY CONSIDERATIONS FOR SURFACE
MOUNT TECHNOLOGY (SMT) . . . . . . . . . . . . . . . . . 49
7.1 SMT Assembly Process Sequence . . . . . . . . . . . . . . . 49
7.2 Substrate Preparation . . . . . . . . . . . . . . . . . . . . . . . . . 50
7.2.1 Adhesive Application . . . . . . . . . . . . . . . . . . . . . . . . . 50
7.2.2 Conductive Adhesive . . . . . . . . . . . . . . . . . . . . . . . . . 50
7.2.3 Solder Paste Application . . . . . . . . . . . . . . . . . . . . . . 50
7.2.4 Solder Preforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.3 Component Placement . . . . . . . . . . . . . . . . . . . . . . . . 51
7.3.1 Component Data Transfer . . . . . . . . . . . . . . . . . . . . . 51
7.4 Soldering Processes . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.4.1 Wave Soldering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.4.2 Vapor Phase (VP) Soldering . . . . . . . . . . . . . . . . . . . . 52
7.4.3 IR Reflow Soldering . . . . . . . . . . . . . . . . . . . . . . . . . . 52
7.4.4 Hot Air/Gas Convection . . . . . . . . . . . . . . . . . . . . . . . 52
7.4.5 Laser Reflow Soldering . . . . . . . . . . . . . . . . . . . . . . . 53
7.4.6 Conduction Reflow Soldering . . . . . . . . . . . . . . . . . . 53
7.5 Cleaning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
7.6 Repair/Rework . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
7.6.1 Heatsink . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
7.6.2 Dependence on Printed Board Material . . . . . . . . . . . 53
7.6.3 Dependence on Copper Land and Conductor
Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
8 IPC-7352 DISCRETE COMPONENTS . . . . . . . . . . . . 54
8.1 Chip Resistors (RESC) . . . . . . . . . . . . . . . . . . . . . . . . 54
8.1.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
8.1.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
8.1.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 55
8.1.4 Resistance to Soldering Process . . . . . . . . . . . . . . . . . 55
8.2 Chip Capacitors (CAPC) . . . . . . . . . . . . . . . . . . . . . . 55
8.2.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
8.2.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
8.2.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 55
8.2.4 Resistance to Soldering Process Temperatures . . . . . 56
8.3 Inductors (INDC, INDM, INDP) . . . . . . . . . . . . . . . . 56
8.3.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
8.3.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
8.3.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 56
8.3.4 Resistance to Soldering Process Temperatures . . . . . 56
8.4 Molded Body (CAPMP, CAPM, DIOM, FUSM,
INDM, INDP, LEDM, RESM) . . . . . . . . . . . . . . . . . . 57
8.4.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
8.4.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
8.4.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 57
8.4.4 Resistance to Soldering Process Temperatures . . . . . 57
8.5 Metal Electrode Face (DIOMELF, RESMELF) . . . . . 57
8.5.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
8.5.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
8.5.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 57
8.5.4 Resistance to Soldering Process Temperatures . . . . . 57
8.6 SOT23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.6.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.6.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.6.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 58
8.6.4 Resistance to Soldering Process Temperatures . . . . . 58
8.7 SOT89 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.7.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.7.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.7.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 58
8.7.4 Resistance to Soldering Process Temperatures . . . . . 58
8.8 SOD123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.8.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.8.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
8.8.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 58
8.8.4 Resistance to Soldering Process Temperatures . . . . . 59
8.9 SOT143 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
8.9.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
8.9.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
8.9.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 59
8.9.4 Resistance to Soldering Process Temperatures . . . . . 59
8.10 SOT223 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
8.10.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
8.10.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
8.10.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 59
8.10.4 Resistance to Soldering Process Temperatures . . . . . 59
8.11 DPAK (TO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
8.11.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
8.11.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
8.11.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 60
8.11.4 Resistance to Soldering Process Temperatures . . . . . 60
8.12 Electrolytic Aluminum Capacitor (CAPAE) . . . . . . . 60
8.12.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . 60
8.12.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
8.12.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 60
8.12.4 Resistance to Soldering Process Temperatures . . . . . 60
8.13 Small Outline Diode, Flat Lead (SODFL)/Small
Outline Transistor, Flat Lead (SOTFL) . . . . . . . . . . . 61
8.13.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
8.13.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
8.13.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 61
8.13.4 Resistance to Soldering Process Temperatures . . . . . 61
9 IPC-7353 GULLWING LEADED COMPONENTS,
TWO SIDES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
9.1 SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
9.1.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
9.1.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
9.1.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 62
9.1.4 Resistance to Soldering Process Temperatures . . . . . 62
9.2 SOP8/SOP64 (SOP) . . . . . . . . . . . . . . . . . . . . . . . . . . 63
9.2.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
9.2.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
9.2.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 63
9.2.4 Resistance to Soldering Process Temperatures . . . . . 64
9.3 SOP127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
9.3.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
9.3.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 64
9.3.3 Resistance to Soldering Process Temperatures . . . . . 64
9.4 CFP127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
9.4.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
9.4.2 Carrier Packages Format . . . . . . . . . . . . . . . . . . . . . . 64
9.4.3 Resistance to Soldering Process Temperatures . . . . . 64
10 IPC-7354 J-LEADED COMPONENTS, TWO SIDES . 65
10.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
10.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
10.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 65
10.4 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 66
11 IPC-7355 GULL-WING LEADED COMPONENTS,
FOUR SIDES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11.1 BQFP or PQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
11.1.1 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 68
11.2 QFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
11.2.1 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 68
11.3 CQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
11.3.1 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 69
12 IPC-7356 J LEADED COMPONENTS, FOUR
SIDES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
12.1 PLCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
12.1.1 Premolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71
12.1.2 Postmolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71
12.2 PLCCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
12.2.1 Premolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71
12.2.2 Postmolded Plastic Chip Carriers . . . . . . . . . . . . . . . . 71
13 IPC-7357 POST (DIP) LEADS, TWO SIDES . . . . . 72
13.1 Termination Materials . . . . . . . . . . . . . . . . . . . . . . . . 72
13.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
13.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 72
13.4 Resistance to Soldering Process Temperatures . . . . . 72
14 IPC-7358 AREA ARRAY COMPONENTS (BGA,
FBGA, CGA, LGA, Chip Array) . . . . . . . . . . . . . . . . . 73
14.1 Area Array Configurations . . . . . . . . . . . . . . . . . . . . . 73
14.1.1 BGA Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
14.1.2 Fine Pitch BGA Package (FBGA) . . . . . . . . . . . . . . . 75
14.1.3 Ceramic/Plastic Column Grid Arrays (CGA) . . . . . . . 76
14.1.4 Plastic Land Grid Arrays (LGA) . . . . . . . . . . . . . . . . 76
14.2 General Configuration Issues . . . . . . . . . . . . . . . . . . . 76
14.2.1 Device Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
14.2.2 Contact Matrix Options . . . . . . . . . . . . . . . . . . . . . . . 76
14.2.3 Selective Depopulation . . . . . . . . . . . . . . . . . . . . . . . .77
14.2.4 Attachment Site Planning . . . . . . . . . . . . . . . . . . . . . . 77
14.2.5 Defining Contact Assignment . . . . . . . . . . . . . . . . . . . 78
14.3 Handling and Shipping . . . . . . . . . . . . . . . . . . . . . . . . 78
14.4 Land Pattern Analysis . . . . . . . . . . . . . . . . . . . . . . . . . 78
14.4.1 Land Approximation . . . . . . . . . . . . . . . . . . . . . . . . . .79
14.4.3 Land Pattern Calculator . . . . . . . . . . . . . . . . . . . . . . . 80
14.5 Chip Array Component Lead Packages . . . . . . . . . . . 80
14.5.1 Concave Chip Array Packages (RESCAV,
CAPCAV, INDCAV, OSCSC, OSCCCC) . . . . . . . . . 80
14.5.2 Convex Chip Array Packages
(RESCAXE, RESCAXS) . . . . . . . . . . . . . . . . . . . . . . 80
14.5.3 Flat Chip Array Packages (RESCAF, CAPCAF,
INDCAF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
15 IPC-7359 NO-LEAD COMPONENTS (QFN,
PQFN, SON, PSON, DFN, LCC) . . . . . . . . . . . . . . . . 81
15.1 LCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
15.1.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
15.1.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 82
15.1.3 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 82
15.2 Quad Flat No-Lead (QFN) . . . . . . . . . . . . . . . . . . . . . 83
15.2.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
15.2.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 84
15.2.3 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 84
15.2.4 Solder Mask Considerations . . . . . . . . . . . . . . . . . . . . 84
15.3 Small Outline No-Lead (SON) . . . . . . . . . . . . . . . . . . 85
15.3.1 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
15.3.2 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 85
15.3.3 Process Considerations . . . . . . . . . . . . . . . . . . . . . . . . 85
15.3.4 Solder Mask Considerations . . . . . . . . . . . . . . . . . . . . 85
15.4 Small Outline and Quad Flat No-Lead with
Pullback Leads (PQFN, PSON) . . . . . . . . . . . . . . . . . 85
15.5 Dual Flat No-Lead (DFN) . . . . . . . . . . . . . . . . . . . . . 85
15.5.1 Basic Construction . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
15.5.2 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
15.5.3 Carrier Package Format . . . . . . . . . . . . . . . . . . . . . . . 85
15.5.4 Resistance to Soldering Process Temperatures . . . . . 86
16 ZERO COMPONENT ORIENTATIONS . . . . . . . . . . . 86

IPC-7351B incluye tanto el estándar y un patrón de tierra calculadora IPC-7351B en CD-ROM para el acceso a los componentes y el patrón de la tierra calculadora data.The dimensional incluye algoritmos matemáticos del documento para que los usuarios pueden crear un patrón de tierra para una superficie correspondiente montar parte de forma rápida y accurately.The herramienta también permite la modificación de los atributos dimensionales de los patrones de tierras IPC aprobados.

Este documento cubre populares patrón de diseño de la tierra para todos los tipos de componentes pasivos y activos, incluyendo resistencias, condensadores, MELFs, SOP, BGA, QFP, QFNs e hijos. La norma proporciona impreso diseñadores de mesa con una convención patrón tierra nombrar inteligente, rotaciones componentes cero para sistemas CAD y tres geometrías patrón tierra separadas para cada componente que permite al usuario seleccionar un patrón de la tierra basada en la densidad de componente deseado.

Revisión B ahora incluye orientación diseño del patrón de la tierra y las reglas para familias de componentes, tales como paquetes de matriz resistencia, condensadores electrolíticos de aluminio, la columna y matrices de rejilla de la tierra, dispositivos planos de plomo (SODFL y SOTFL) y planas dispositivos duales sin plomo (DFN). La revisión también analiza el uso de pestañas térmicas y ofrece una nueva convención de nombres padstack que se refiere a la forma y dimensiones de las tierras en las diferentes capas de placas de circuito impreso.

No hay comentarios en este titulo.

para colocar un comentario.